IBM推出一款芯片原型，该芯片能够将能源使用量降低多达85%，其设计特点是允许晶体管垂直堆叠在芯片表面。

在IBM位于纽约州奥尔巴尼市的Nanotech中心，IBM与三星电子公司合作开发该处理器，IBM计划在其基于服务器的系统中使用该处理器，在这些系统中它可以减少加密操作和数据加密任务的能源需求，同时，IBM还计划将其用于各种消费设备，包括一次充电可使用一周的手机。

例如，IBM认为这款新芯片非常适合用于物联网和边缘设备中，其节能特性会很有用，因为这些设备可能没有可利用的能源，例如海洋浮标、自动驾驶汽车和航天器。

一位分析师表示，他相信即将推出的技术有望让用户改进他们的移动和边缘技术–通过部署更可靠的系统和设备。

Futurum Research公司创始合伙人兼首席分析师Dan Newman表示：“随着边缘战略开始站稳脚跟，我们如何在有意义的时间内保持连接或提高远程系统的计算能力变得越来越重要。来自IBM或Arm的此类产品希望解决这些难题，这是一项重要的发展。”

垂直CPU晶体管堆叠优势

垂直堆叠晶体管，而不是将它们平放在芯片表面上，这允许供应商在芯片上封装更多的晶体管，这也是即将发布的芯片设计显着提高能效的主要原因。

芯片制造商和企业用户都可以从新设计中受益，因为这为他们提供了一种绕过摩尔定律限制的方法，摩尔定律是英特尔公司的戈登摩尔在1965年提出的定律，该定律指出，芯片上可容纳的晶体管数目，约每隔两年便会增加一倍，后来改为每隔18个月。但在过去几年里，芯片制造商已经开始耗尽CPU的“空间”来塞进更多的晶体管。

这个新技术围绕IBM的垂直传输场效应晶体管 (VTFET)，允许晶体管垂直于芯片表面，从而实现上下电流。IBM表示，这允许更大的电流流动并消除能源浪费。

IBM Research混合云和系统副总裁Mukesh Khare在一份声明中表示，这款新芯片表明IBM试图“挑战传统并重新思考芯片行业如何改善业务，并减少对环境的影响”。

在这个市场上，IBM将面对几个强大的竞争对手，英特尔和台积电 (TSCM) 都计划在2023年至2024年的时间范围内推出新的芯片设计。

本月早些时候，英特尔表示正在对扩展技术进行大量研究以提供更多晶体管，但他们采取的方法与IBM不同。该公司研究人员概述了针对混合键合互连的设计、工艺和组装挑战的解决方案。他们相信这种方法将使封装方面的互连密度提高十倍以上。

在7月份的Accelerated会议上，英特尔表示计划推出Foveros Direct，实现亚10微米的凸点间距。这种能力将使3D堆叠的互连密度提高一个数量级。这反过来又使该生态系统能够从先进封装中获益。

与此同时，IBM相信其新设计可以帮助CPU开发人员创建一种新的设备架构，从而加速半导体设备超越纳米片的规模。

即将推出的芯片预计将于2024年的某个时候上市，将用于IBM未来的Power服务器及其Z系列大型机。三星还生产7纳米芯片，用于IBM的Power 10服务器以及今年早些时候推出的IBM Telum处理器，它们均基于 IBM 设计。

Communications Network Architects公司总裁Frank Dzubeck说：“IBM可以在几个方向上采用这项技术。他们可以将其扩展用于其内部，例如Power系列和大型机，但也可以将其授权给外部公司使用，例如横跨高科技和消费市场的公司。”

这项新技术也有利于IBM未来两纳米、一纳米和亚一纳米芯片的制造工艺，这将使它们在未来几年内保持与英特尔、Arm和TSCM的竞争力。

Dzubeck 称：“这项新技术看起来像是对IBM将用于生产一纳米芯片的相同技术的改进，只不过新技术可以垂直堆叠晶体管。有了这种节能水平，他们的水冷主机可能不需要水，从而降低成本。”